インテル コーポレーション、HPC 基盤を再設計
～ 次世代インテル® Xeon Phi™ プロセッサーとインテル® Omni Scale ファブリックの組み合わせにより、消費電力を低減しながら前世代製品と比較して最大 3 倍のパフォーマンスを実現 ～
2014 年 6 月 24 日
＜ご参考資料＞
* 2014 年 6 月 23 日にドイツで発表されたプレスリリースの抄訳です。
ニュース・ハイライト
- 2015 年後半に HPC 向けに提供開始予定の次世代インテル® Xeon Phi™ プロセッサー（開発コード名：Knights Landing）の新マイクロ・アーキテクチャーとメモリー機能の詳細を発表
- 高速なデータ転送、レイテンシーの削減、高い効率性の実現に向けて最適化されたエンドツーエンドの相互接続性を備えるインテル® Omni Scale ファブリックを発表。2015 年から、まず個別のコンポーネントとして提供開始予定で、次世代インテル® Xeon Phi™ プロセッサーと今後提供予定の 14nm プロセス技術に基づくインテル® Xeon® プロセッサーに統合予定
- 最新の TOP500 リストに掲載されているスーパーコンピューターの 85％にインテル® Xeon® プロセッサーが搭載されるなど、引き続きインテルが HPC 領域をリード
インテル コーポレーション（本社：米国カリフォルニア州サンタクララ）は本日、次世代インテル® Xeon Phi™ プロセッサー（開発コード名：Knights Landing）に関する最新情報を発表しました。Knights Landing* は、現行のインテル® Xeon Phi™ コプロセッサー製品向けに並列化されたコードを使うことができるので、これまでに投下された投資のメリットをさらに拡張することができます。また、次世代の Knights Landing* では、メモリーと帯域幅を拡張した高速なファブリックがパッケージに内蔵されます。今日、メモリーやファブリックはサーバー内に CPU とは別のコンポーネントとして搭載されており、パフォーマンスや密度に制約を生んでいますが、メモリーやファブリックがパッケージ内に内蔵されることで、こうした制約が低減され、スーパーコンピューターのパフォーマンを大きく改善します。Knights Landing* により、科学的発見のペースがさらに加速するものと期待しています。
インテルの新しいインターコネクト・テクノロジーであるインテル® Omni Scale ファブリックは、次世代ハイパフォーマンス・コンピューティング（HPC）の要件に対応できるよう設計されています。インテル® Omni Scale ファブリックは、次世代インテル® Xeon Phi™ プロセッサーに加え、将来の汎用インテル® Xeon プロセッサーにも統合される予定です。インテル® Omni Scale ファブリックのインテル® プロセッサーへの統合と、HPC 向けに最適化されたアーキテクチャーは、将来にわって HPC 導入に必要とされるパフォーマンス、拡張性、信頼性、消費電力、密度を提供できるよう設計されています。また、インテル® Omni Scale ファブリックは、エントリー・レベルから大規模導入まで利用できるよう、パフォーマンスと価格を両立させた設計になっています。
インテル コーポレーション データセンター事業本部 副社長 兼 ワークステーション／HPC 事業部長のチャールズ・ヴィッチパードは、「インテルは、インテル® Omni Scale ファブリックを Knights Landing* に統合することで HPC システムの基盤を再設計します。この統合は、HPC 業界に劇的な変化をもたらすとともに、大きなマイルストーンとなるでしょう。Knights Landing* は、今日のメモリーと I／O のパフォーマンスに関する課題に応える最初かつ本物のメニーコアのプロセッサーです。Knights Landing* により、プログラマーは既存のコードと標準的なプログラミング・モデルを活用しながら、幅広いアプリケーションで劇的なパフォーマンス向上を実現できます。Knights Landing* が備えるプラットフォーム・デザイン、プログラミング・モデル、バランスの取れたパフォーマンスを通じて、エクサスケールに向けた最初の現実的な手段となります」と述べています。
次世代インテル® Xeon Phi™ プロセッサーの比類なき統合性
次世代インテル® Xeon Phi™ プロセッサー（開発コード名：Knights Landing）は、マザーボードのソケットに直接マウントされるプロセッサーと、PCIe カードとして追加できるスタンドアロンのプロセッサーの 2 通りで提供される予定です。複数の搭載オプションを提供することにより、プログラミングの複雑性に加え、GPU やアクセラレーターに共通の PCIe データ転送での帯域幅のボトルネックを取り除くことができます。Knights Landing* は出荷時点で最大 16 ギガバイト（GB）の高帯域幅と、Micron 社とのパートナーシップを通じて設計されたメモリー・パッケージを備えており、DDR4 メモリーと比較して 5 倍の帯域幅 *1 に加え、GDDR メモリーと比較して 5 倍の消費電力効率 *2、3 倍の密度 *2 を実現しています。また、このメモリー・ソリューションとインテル® Omni Scale ファブリックとの組み合わせにより、Knights Landing* を独立したコンピューティング要素として追加できるため、コンポーネント数を削減でき、省スペースと消費電力の低減が可能になります。
HPC 向けに強化された Silvermont アーキテクチャー・ベースの 60 以上のコアを搭載した Knights Landing* は、3 テラ FLOPS 以上の DP（Double Precision：倍精度浮動小数点演算）パフォーマンス *3 に加え、現世代製品と比較して 3 倍のシングルスレッド・パフォーマンス *4 を提供します。Knights Landing* はスタンドアロンのサーバー用プロセッサーとして、インテル® Xeon® プロセッサー・ベースのプラットフォームが備える容量や帯域幅と同程度の DDR4 システムメモリーに対応しているため、大容量のメモリーを使用するアプリケーションを稼働させることができます。Knights Landing *はインテル® Xeon® プロセッサーとバイナリ・レベルでの互換性を備えており *5、ソフトウェア開発者はさまざまな既存コードを簡単に再利用できます。
その他のシステム・コンポーネントをアップグレードせずに、対象となる特定のコンポーネントを迅速にアップグレードできる環境を望む顧客は、Knights Landing* とインテル® Omni Scale ファブリックのコントローラーを個別の PCIe ベースのアドオン・カードとして導入することができます。すでに提供されているインテル® True Scale ファブリックと今後提供予定のインテル® Omni Scale ファブリックはアプリケーション・レベルでの互換性を備えており、顧客はアプリケーションを変更することなく、新しいインテル® Omni Scale ファブリックに移行できます。インテルでは、インテル® True Scale ファブリックを購入済みの顧客に、インテル® Omni Scale ファブリックにアップグレードできるプログラムを提供予定です。
Knights Landing* は、HPC システム向けに 2015 年後半からの提供開始が予定されています。今年 4 月には、米国エネルギー省の国立エネルギー研究科学コンピューティングセンター（National Energy Research Scientific Computing Center、NERSC）が、2016 年に HPC 向けに Knights Landing* を導入することを発表しており、同組織の 5,000 以上のユーザーと 700 以上の大規模な科学的プロジェクトで利用される予定です。
ローレンス・バークレー国立研究所の NERSC ディレクターである Sudip Dosanjh 博士は、「NERSC の次世代スーパーコンピューターである Cori の開発における Cray ならびにインテルとのパートナーシップに興奮しています。Cori は 9,300 以上の Knights Landing* で構成され、その利用しやすいプログラミング・モデルを通じて、我々のユーザーにとってエクサスケールへの入り口となるでしょう。我々は、コードの設定にしばしばメモリー帯域幅の制約を受けていますが、Knights Landing* のパッケージ化されたメモリーによる高速性能が大きなメリットをもたらしてくれるものと期待しています。NERSC では、今日のスーパーコンピューターでは実現できない新たな科学的発見が可能になることを楽しみにしています」と述べています。
インテル® Omni Scale ファブリックによる新しいファブリック構成とさらなる高速化
インテル® Omni Scale ファブリックは、インテルが Cray と QLogic から取得した強固な IP と、インテル独自開発の革新技術の組み合わせで構成されています。同ファブリックには、アダプター、エッジ・スイッチ、ディレクター・スイッチ・システム、オープン・ソースのファブリック・マネジメントとソフトウェア・ツールなど、すべての要素が含まれています。さらに、今日のファブリックにあるディレクター・スイッチで使用されている従来型の電気的トランシーバーを、インテル® シリコン・フォトニクスをベースにしたソリューションに置換し、ポート密度の向上や、ケーブルの簡素化、コストの削減 *6 を図ることができます。インテル® シリコン・フォトニクスを活用したケーブルやトランシーバーのソリューションは、インテル® Omni Scale ファブリックをベースにしたプロセッサーやアダプター・カード、エッジ・スイッチと併用することができます。
スーパーコンピューターでの勢いを持続するインテル
35 ペタ FLOPS を誇る世界最高性能のシステムである中国の天河二号（Milky Way 2）で、現世代のインテル® Xeon® プロセッサーとインテル® Xeon Phi™ コプロセッサーが原動力となっています。また、インテル® Xeon Phi™コプロセッサーは、世界のシステム・メーカーで採用が進み、搭載システムは 200 超に上ります。
今回発表された第 43 回 TOP500 リストに掲載されているスーパーコンピューターのうち 85％にインテルのプロセッサーが採用され、さらに新たにリスト入りしたシステムの 97％がインテルのプロセッサーを搭載しています。また、インテル初のメニ―コア・アーキテクチャー製品であるインテル® Xeon Phi™コプロセッサーは、提供開始から 18 ヵ月間で、TOP500 にリストされた 18％のスーパーコンピューターに採用され、性能向上に貢献しています。レポートの詳細は、http://www.top500.org をご覧ください。
インテルは、メニ―コアの処理向けにアプリケーションを最適化する取り組みとして、世界の大学や研究機関と協力し、インテル パラレル・コンピューティング・センター（IPCC）を 30 以上、設立しています。現在のインテル® Xeon Phi™ コプロセッサーに対する並列最適化の投資は、次世代製品の Knights Landing* へと進展し、標準ベースの共通プログラミング言語を使用した最適化によるリコンパイルの実現に向け、その活動は続けられています。この取り組みのよる進展は徐々に結実しており、新しい機能性の利点を活用できるようになります。
以上
インテルについて
インテルは、コンピューティングの革新を世界でリードする企業です。世界で使用されるコンピューティング機器の基礎となる重要な技術を開発、製造しています。また、企業の社会的責任と持続性をリードする企業として、商用のマイクロプロセッサーとして世界で初めて“コンフリクト・フリー”に対応したマイクロプロセッサーを製造しています。インテルに関する情報は、http://www.intel.co.jp で入手できます。また、コンフリクト・フリーについての取り組みは、http://www.intel.com/content/www/us/en/corporate-responsibility/conflict-free-minerals.html で紹介しています。
* Intel、インテル、Intel ロゴ、Xeon、Intel Xeon Phi は、米国およびその他の国におけるインテル コーポレーションの商標です。
* その他の社名、製品名などは、一般に各社の商標または登録商標です。
All products, computer systems, dates and figures specified are preliminary based on current expectations, and are subject to change without notice.
Intel may make changes to specifications and product descriptions at any time, without notice. Designers must not rely on the absence or characteristics of any features or instructions marked“reserved”or“undefined”. Intel reserves these for future definition and shall have no responsibility whatsoever for conflicts or incompatibilities arising from future changes to them. The information here is subject to change without notice. Do not finalize a design with this information.
The products described in this document may contain design defects or errors known as errata which may cause the product to deviate from published specifications. Current characterized errata are available on request.
Intel’s compilers may or may not optimize to the same degree for non-Intel microprocessors for optimizations that are not unique to Intel microprocessors. These optimizations include SSE2®, SSE3, and SSSE3 instruction sets and other optimizations. Intel does not guarantee the availability, functionality, or effectiveness of any optimization on microprocessors not manufactured by Intel. Microprocessor-dependent optimizations in this product are intended for use with Intel microprocessors. Certain optimizations not specific to Intel microarchitecture are reserved for Intel microprocessors. Please refer to the applicable product User and Reference Guides for more information regarding the specific instruction sets covered by this notice.
Software and workloads used in performance tests may have been optimized for performance only on Intel microprocessors. Performance tests, such as SYSmark and MobileMark, are measured using specific computer systems, components, software, operations and functions. Any change to any of those factors may cause the results to vary. You should consult other information and performance tests to assist you in fully evaluating your contemplated purchases, including the performance of that product when combined with other products.
Results have been measured by Intel based on software, benchmark or other data of third parties and are provided for informational purposes only. Any difference in system hardware or software design or configuration may affect actual performance. Intel does not control or audit the design or implementation of third party data referenced in this document. Intel encourages all of its customers to visit the websites of the referenced third parties or other sources to confirm whether the referenced data is accurate and reflects performance of systems available for purchase.
*1 Projected result based on internal Intel analysis of STREAM benchmark using a Knights Landing processor with 16GB of high-bandwidth versus DDR4 memory only with all channels populated
*2 Projected results based on internal Intel analysis of Knights Landing’s on-package memory MCDRAM vs Knights Corner’s GDDR5 memory
*3 Internal and preliminary projections of theoretical double-precision performance measured by Linpack. Based on current expectations of Knights Landing’s cores, clock frequency and floating point operations per cycle.
*4. Projected peak theoretical single-thread performance relative to 1st Generation Intel® Xeon Phi™ Coprocessor 7120P (formerly code-named Knights Corner)
*5 Binary Compatible with Intel Xeon processors using Haswell Instruction Set (except TSX-Transactional Synchronization Extensions)
*6 The TCO or other cost reduction scenarios described in this document are intended to enable you to get a better understanding of how the purchase of a given Intel product, combined with a number of situation-specific variables, might affect your future cost and savings. Circumstances will vary and there may be unaccounted-for costs related to the use and deployment of a given product. Nothing in this document should be interpreted as either a promise of or contract for a given level of costs.